Ansys 2020 R2促进工程团队加速创新

2020-08-20

2020年7月，全新发布的 Ansys 2020 R2 融合增强型求解与协同工作功能，Ansys新一代工程仿真软件、高性能计算（HPC）资源和平台解决方案可帮助远程工作的工程团队实现全球协作与信息共享。同时针对此类工具重点升级，提供高度先进的解决方案，降低成本且加速生产。 Ansys 2020 R2能够帮助工程团队加速创新，并利用Ansys旗舰产品套件提供的新流程和动态功能开发出前沿设计。Ansys Cloud经过此次更新，纳入了支持虚拟桌面架构等新特性，融合了Ansys旗舰级仿真解决方案，也是基于云的HPC所提供的高度可扩展计算能力。平台解决方案进一步强化了工作流程，提供简化流畅的用户体验的同时，增强了数据和配置管理功能、相依性可视化、决策支持，以及用于流程集成、设计优化和材料管理的用户友好型工作流程。Ansys数字孪生体解决方案支持对设备远程监控，是实现预测性维护的关键组件。总体而言，这些新推出的资源将赋能工程师以超前的速度，高效开发出更大型、复杂的设计，提高生产力，推动高质量产品的开发并加快产品上市进程。 此外，Ansys 2020 R2通过多GPU并行处理改进了基于AI感知软件测试的部署、可扩展性和性能，有助于轻松实现系统性的危险检测，并符合“预期功能安全性”（SOTIF）等新型安全标准的要求。 在支持汽车电气化方面，特推出一款结合Ansys行业领先的电磁场仿真软件与新型热和振动分析的工具，有助于预测可靠性和噪声、振动、声振粗糙度。此外，经简化的工作流程和新功能支持电池寿命与容量衰减等关键现象的仿真，为设计周期各阶段建模电池热行为。 在5G应用领域，Ansys 2020 R2强化了相控阵列天线分析功能，使工程师能够扩展HPC算力，仿真更大型复杂的设计。此外，工程师可以利用集成电路（IC）、封装和电路板工作流程的重大改进，实现电子可靠性和电热建模。**，片上器件建模结合3D电磁仿真软件，为验证高度敏感IC确立了黄金标准。 关于九游会J9电子 九游会J9电子是国内综合的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自 ANSYS

查看更多→

非隔离IC控制器系统的PCB设计分析

2020-08-20

我们电子产品往往60％以上－可靠性方面的问题都出现在电子线路板的PCB设计上；工作及性能良好的PCB需要相关的理论及实践经验；我在产品的设计实践中经常碰到各种各样的问题；比如电子线路板不能通过系统EMS的测试标准，测试关键器件IC的功能引脚时出现高频噪声的问题，电路功能IC引脚检测到干扰噪声进行异常保护等等。 通过理论与实践结合；用测试数据检验我们的理论和实践的差异点！优良的设计跟长期的经验总结是密不可分的！ 1． 开关电源通过以下的原理示意图分享设计总体原则   图示为我们常用的两种开关电源的拓扑结构； A．开关电源拓扑主电流回流路径面积*小化；驱动脉冲电流回路*小化。 B．对于隔离开关电源拓扑结构，电流回路被变压器隔离成两个或多个回路（原边和副边），电流回路要分开*小回流面积布局布线设计。 C．如果电流回路有多个接地点，那么接地点要与中心接地点重合。 D．实际设计时，我们会受到条件的限制；如果2个回路的电容可能不好近距离的共地！ 设计的关键点： 我们就要采用电气并联的方式就近增加一个高频电容达成共地（如图红色虚线）！ 2．对于非隔离的IC控制器与主功率回路系统的PCB设计思路 如下图为－非隔离的电源给IC控制器供电，IC控制器控制LED的负载并进行调光及其它功能的控制应用。其控制器的供电及驱动回路的设计会影响系统的功能及可靠性。   通过图示IC控制器－PCB布局布线的设计思路如下： A1．IC周边器件的地走线优先布局布线后连接到IC－gnd； A2．IC－gnd再连接到滤波电容C1（高频电容－低容值）的接地端，如果是非隔离系统；存在主电源系统进行动态工作时，此地不再进行12V非隔离电源地连接。 A3．IC－控制中心的gnd要单点接地！C1电容靠近IC－gnd引脚，引脚地与C1电容－gnd*短连接。 关键环路 B．主电源回路路径的*小化设计原则 C．拓扑电流回路路径*小化设计原则 D．脉冲驱动回路路径*小化设计原则 注意条件受限时：电源的主回路与拓扑回路的电容可能不共地，我们可以采用电气并联的方式就近增加一个高频电容达成共地！ 3．具体BOOST的LED驱动架构的PCB布局布线进行具体分析 设计基本思路如上所述；用下图进行设计分析   在图示中：黄色跳线（JX）有与12V回路地进行*小化环路面积的理论设计。 PCB蓝色高亮部分为系统GND走线，白色高亮部分为12V－IC供电电源正端走线。 通过实际的数据测试验证黄色跳线（JX）连接线接地对系统的影响： 测试条件：12V－6A 115V／600mA （灯条） 测试项目：12V负载动态负载时间间隔500ms max load／minimum load6．6A／0．2A 示波器设置 CH1：12V（偏置10V） CH3：115V（偏置100V） CH4：ILED（偏置500mA） 黄色跳线（JX）在回路中：   黄色跳线（JX）去除   通过优化环路响应，增加动态响应速度。   黄色跳线（JX）的系统回路影响： 由于12V同时给控制IC提供VDD，在进行差分信号走线时12V与GND布线时即电源与地的回流面积*小；当12V拉负载时，12V电解电容正到地回流；当12V负载电流增加时地走线阻抗不等于0，这时在公共地阻抗上就会产生电压差，导致地基准位的变化。 去掉黄色跳线（JX）后，控制回路变成单点接地。此时地电位基准的影响就不受多个回路电流的影响。在非隔离的系统中单点接地符合设计理论。 设计经验总结： 可能存在多种原因，IC供电电源有多种应用功能连接。 A．对于隔离的控制器IC电路提供VDD，在进行差分信号走线时12V与GND布线时即电源与地的回流面积*小； B．对于非隔离IC控制的GND要避免形成环路；IC同侧引脚的相同功能引脚的GND走线要连接在一起到IC－GND；IC－控制中心的gnd要求单点接地。。 关于九游会J9电子 九游会J9电子是国内综合的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自维科网

查看更多→

天玑1000之后又发布了一款中端芯片天玑720

2020-08-20

联发科在天玑1000+之后，又发布了一款中端芯片天玑720。随着天玑720即将搭载上市，天玑600（或天玑700）也呼之欲出，MTK完成了从**天玑1000+，中端天玑800和天玑820，以及入门级产品天玑600（或天玑700）和天玑720全系列的布局。实际上，天玑700系列的面世，不仅意味着5G手机有望跌破千元，进军入门级市场，更意味着在5G SOC上，MTK有了与高通掰手腕的机会。 具体的参数还挺好看的：1.采用7nm，集成低功耗5G调制解调器，8核CPU，包括2个主频为2.0GHz的ARM Cortex-A76大核，支持Sub-6GHz的SA和NSA组网，5G双载波聚合等，2.支持 MediaTek 5G UltraSave 省电技术以延长电池续航，还支持 90Hz 的屏幕刷新率。3.多镜头架构可搭配四颗摄像头，包含 6400 万像素的 CMOS 或者是四像素合一的 1600 万像素的传感器。 这天玑720除了支持NSA与SA两种5G组网模式外，还具备5G+4G双卡双待功能，并支持Wi-Fi 5、蓝牙5.1，以及北斗导航等功能。而在其他方面，这款主控将支持1080P分辨率、**90Hz的屏幕刷新率，以及HDR 10+显示，拍照方面则支持**6400万像素的摄像头。 联发科官方称，天玑 700 系列针对的是“普及型 5G 中端移动设备”，考虑到国内目前搭载天玑 800 的机型已经下沉到 1500 元左右价位，这颗新发布的天玑 720 未来应该会出现在 1000 元左右的入门级 5G 机型上。怕是进军百元5G市场了，不过这UFS2.2还是头一次听说 ，也不知道哪台手机会**呢？ 目前搭载天玑1000+处理器的机型与搭载骁龙765处理器的机型售价相差无几，而市面上售价**的一波5G手机搭载的处理器则是天玑800，这一市场策略带来的影响明眼可见，再加上美国制裁的升级，联发科处理器的出货量明显在增加，如果能在新品研发上加快脚步的话，相信能取得不错的发展。 关于九游会J9电子 九游会J9电子是国内综合的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自 火科技

查看更多→

信服云ARM架构云平台，携手致远互联为政企协同办公赋能

2020-08-20

摘要：近日,深信服信云sCloud-ARM架构云平台与北京致远互联软件股份有限公司(简称致远互联) 的OA系列软件产品完成兼容性认证,信云sCloud适配的软件包括致远协同中台运营系统、致远A8+协同管理软件以及致远G6-N**协同管理软件。 关键词： 信服云 近日,深信服信云sCloud-ARM架构云平台与北京致远互联软件股份有限公司(简称致远互联) 的OA系列软件产品完成兼容性认证,信云sCloud适配的软件包括致远协同中台运营系统、致远A8+协同管理软件以及致远G6-N**协同管理软件。随后双方在产品适配的基础上,共同发布兼容性认证报告。   这次兼容性测试在基于ARM架构的信云sCloud云平台上进行,围绕软件与系统平台的兼容性、系统稳定性、数据可靠性、软件安装便捷度、性能压力等方面开展,验证结果表明:致远互联OA系列软件产品能够在信云sCloud云平台中快速部署,稳定承载业务系统,信云sCloud云平台满足致远互联软件运行所需的条件,性能表现优异。 致远互联简介 作为中国协同管理软件及云服务前沿厂商,致远互联专注于为组织级客户提供协同管理软件、解决方案和云服务。历经18年的耕耘与积累,致远互联形成了从私有云到公有云、从互联网到移动互联网、从组织间协同到社会化协同的完整产品线,帮助世界500强、中国500强以及各行业用户实现了精细管理和敏捷经营,提升组织协同管理的运营绩效,推动组织变革与转型升级。 深度融合 进一步提升信云sCloud云平台能力 双方完成产品兼容适配后,依托于信云sCloud云平台,可实现底层硬件资源的统一管理和运维,大幅提升用户在运维管理上的工作效率,帮助用户在新架构的服务器中实现云化管理,降低新架构服务器引进带来的管理负担。同时,借助信云sCloud的系统机制,可以大幅增加OA系统的稳定性,有效避免单点硬件故障造成的系统中断、数据丢失等问题。 深信服信云sCloud,可以帮助用户提供一个提升组织效率、高效运营、协同创新及可扩展应用的**管理平台,能够满足政企行业等更多用户的关键性需求,持续为政企用户创造价值。本次与致远互联共同发布的兼容性认证,标志着深信服信云sCloud兼容范围进一步扩大,可为用户提供省时省事、平滑弹性、安全可靠、业务承载丰富的云计算平台。   深信服信云sCloud的产品架构 截止目前,深信服与鲲鹏、飞腾、海光、兆芯等芯片,中标麒麟、银河麒麟、深度等操作系统,达梦、人大金仓等数据库,东方通、中创、宝兰德等中间件完成了产品兼容性互认,跟国内众多软硬件厂商开展生态战略合作。 未来,深信服持续联动云计算产业生态圈上下游领域,不断推出创新的产品解决方案,协力打造高可靠、高性能、高效益的信息系统,并积极推进国产适配,加速中国云生态建设,在助推政企用户数字化转型的同时,夯实中国底层软件的基础。 信服云,传统数据中心云化演进的优选方案。聚焦用户数字化转型各阶段**问题,以创新实用的产品、服务和解决方案,致力于为**及企事业单位交付省时省事、平滑弹性、安全可靠、业务承载丰富的云数据中心,帮助用户解放生产力,专注业务创新。 关于九游会J9电子 九游会J9电子是国内综合的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自CIO时代

查看更多→

阻抗有问题就找板厂？

2020-08-20

在硬件工程师和PCB工程师的潜意识里，只要是PCB走线阻抗出现了偏差，**时间就会去和板厂的朋友们去喝喝茶聊聊天。这个时候高速先生悄悄的告诉你们，在对板厂的阻抗加工提出质疑之前，有没有稍微想过一下下有可能是设计的问题呢？ 一般来说，单纯PCB走线的阻抗控制出了问题，的确十有八九是由于板厂对加工管控或者参数调整出现偏差，导致加工出来的走线超过了误差范围。因为板厂的确需要对走线阻抗进行一定范围的保证，例如±10％甚至±8％。高速先生一度也是这么认为，直到遇到了下面这个由客户自己进行PCB设计然后我司来制板的项目… 今年的某**，我们一个客户拿着我们加工的板子过来，就开始抱怨说我们板厂加工的阻抗超过了10％的偏差。50欧姆的表层走线他们自己进行阻抗测试时，发现**的地方只有44欧姆。还给出了他们的“证据”，也就是实测的阻抗结果。   当然我们也是有测试的条件，于是把客户的板子拿过来测试下，发现也是相同的结果，客户的测试的确没有问题，表明这根走线的阻抗的确就是在44欧姆左右。高速先生这个时候就提出了看看客户的PCB设计文件，看看这根走线是不是因为比较特殊才使得我们板厂的加工出现了偏差，例如走线的线宽和线间距是不是太细或者其他什么加工极限的原因。 结果打开板子一看，这的确是一根普通的走线，线宽在10mil左右，采取了表层包地处理的设计以减小串扰，看起来这对于我们公司来说应该是比较容易加工的。   一般来说，看了PCB设计，看到走线如果不是偏极限的话，高速先生也开始觉得是我们板厂的问题了。于是我们和板厂的同事聊聊，希望从他们那里得到一些有用的信息。果然，板厂的同事提供了一条很有用的信息，说客户比较相信自己算的阻抗，因此让板厂尽量不调整线宽，客户算的阻抗图如下所示：   然后我们再去测量加工出来的走线，也基本上是10mil，严格做到了客户的要求。但是有个地方引起了高速先生的注意，就是走线到参考地的距离15mil，因此我们再次打开PCB文件看看客户的叠层和设计，我们能猜想到客户是做了隔层参考，不参考L2层参考L3层的地平面。   从设计上的确也是这样，L3层是一个完整的参考平面。   但是，但是！问题来了，客户在L2层并没有完全挖空，还是按照L1的包地方式进行设计，如下所示：   查到这里，高速先生隐约觉得这可能并不一定是板厂对走线阻抗管控出了问题导致阻抗偏低，有可能在设计这个根源上就出现了偏差。 因此我们根据PCB设计建立了这么一组对比的3D模型，看看L2层按照现有的设计和把L2层地都挖空掉，也就是按照客户所提供的阻抗计算模型的那样子，模型就是下面这样了。   模型的左边部分是现有的设计，右边部分是客户认为的设计，我们把两种设计都做在同一个仿真模型上，这样能有更准确的对比。 果然，这个3D模型的仿真结果证实了高速先生的怀疑，这两者的阻抗是不一样的，而且差别竟有5个欧姆！   这个时候结论已经很明确了，采取这种隔层参考的设计方式本身没有什么问题，然而客户在自己去算阻抗的时候却选择了一个错误的阻抗计算模型，并且客户也以为L2层不用白不用，反正我把走线的区域挖空掉了就没有影响了，而且L2层铺一点地可能还更有利于串扰的控制。结果串扰可能控制上了，但是阻抗却出现了严重的偏差，这基本上和我们板厂的加工能力没有太大的关系，相反的，我们板厂按照客户的“要求”成功控制到了阻抗44欧姆！！这时我们和客户之间的气氛就好像结尾这张图片一样了。 关于九游会J9电子 九游会J9电子是国内综合的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自维科网

查看更多→

英国ARM公司向初创企业免费开放半导体设计知识产权

2020-07-20

据《日本经济新闻》报道，英国ARM公司将向初创企业免费开放半导体设计与开发所需的知识产权（IP）。初创企业可以自由使用ARM的设计软件等进行产品开发。以物联网“IoT”和自动驾驶等领域为焦点，半导体相关的创业活动不断增加。ARM希望通过为初创企业提供支持来获取未来的潜力市场。 融资500万美元以下的初创企业可以利用ARM的“Arm Flexible Access for Startup”服务，除可以免费使用半导体设计开发所需的知识产权和软件外，还能在测试、产品评估、试制生产等方面得到免费支援。 据悉，利用这项制度的初创企业可将产品量产及投放市场的时间缩短6～12个月，当投放市场时，再根据销售额来支付授权费。预计还能带来“通过试制可以更容易从风投资本（VC）等处筹资”的效果。ARM打算在初创企业成长起来后，再转为付费服务。 在人工智能、自动驾驶、物联网等市场不断扩大的背景下，专门针对这些技术进行半导体开发的初创企业不断增加。根据美国调查公司的统计，全球半导体领域的初创企业融资额累计超过13亿美元。2019年的融资额比2016年扩大了10倍。 关于九游会J9电子 九游会J9电子是国内综合的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自全球半导体观察

查看更多→

高速数字PCB板设计中的信号完整性分析

2020-07-17

随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性(Signal Integrity) 已经成为高速数字PCB设计必须关心的问题之一，元器件和PCB板的参数、元器件在PCB板上的布局、高速信号线的布线等因素，都会引起信号完整性的问题。 对于PCB布局来说，信号完整性需要提供不影响信号时序或电压的电路板布局，而对电路布线来说，信号完整性则要求提供端接元件、布局策略和布线信息。 PCB上信号速度高、端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题，从而可能使系统输出不正确的数据、电路工作不正常甚至完全不工作，如何在PCB板的设计过程中充分考虑信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门话题。 一、 信号完整性问题 良好的信号完整性，是指信号在需要的时候能以正确的时序和电压电平数值做出响应。反之，当信号不能正常响应时，就出现了信号完整性问题。 信号完整性问题能导致或直接带来信号失真、定时错误、不正确数据、地址和控制线以及系统误工作，甚至系统崩溃，信号完整性问题不是某单一因素导致的，而是板级设计中多种因素共同引起的。 IC的开关速度，端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题。主要的信号完整性问题包括：延迟、反射、同步切换噪声、振荡、地弹、串扰等。 二、 信号完整性的定义 信号完整性是指信号在电路中能以正确的时序和电压做出响应的能力，是信号未受到损伤的一种状态，它表示信号在信号线上的质量。 2.1 延迟(Delay) 延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，传输延迟主要取决于导线的长度和导线周围介质的介电常数。 在高速数字系统中，信号传输线长度是影响时钟脉冲相位差的最直接因素，时钟脉冲相位差是指同时产生的两个时钟信号，到达接收端的时间不同步。 时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号，如图1所示，传输线时延已经成为时钟脉冲周期中的重要部分。   2.2 反射(Reflection) 反射就是子传输线上的回波。当信号延迟时间(Delay)远大于信号跳变时间(Transition Time)时，信号线必须当作传输线。当传输线的特性阻抗与负载阻抗不匹配时，信号功率(电压或电流)的一部分传输到线上并到达负载处，但是有一部分被反射了。 若负载阻抗小于原阻抗，反射为负；反之，反射为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面不连续等因素的变化均会导致此类反射。 2.3 同步切换噪声(SSN) 当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上还会出现地平面反弹噪声(地弹)。 SSN和地弹的强度也取决于集成电路的I/O特性、PCB板电源层和平面层的阻抗以及高速器件在PCB板上的布局和布线方式。 2.4 串扰(Crosstalk) 串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。串扰噪声源于信号线网之间、信号系统和电源分布系统之间、过孔之间的电磁耦合。 串绕有可能引起假时钟，间歇性数据错误等，对邻近信号的传输质量造成影响。实际上，我们并不需要完全消除串绕，只要将其控制在系统所能承受的范围之内就达到目的。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性、基线端接方式对串扰都有一定的影响。 2.5 过冲(Overshoot)和下冲(Undershoot) 过冲就是第一个峰值或谷值超过设定电压，对于上升沿，是指最高电压，对于下降沿是指最低电压。下冲是指下一个谷值或峰值超过设定电压。 过分的过冲能够引起保护二极管工作，导致其过早的失效。过分的下冲能够引起假的时钟或数据错误(误操作)。 2.6 振荡(Ringing)和环绕振荡(Rounding) 振荡现象是反复出现过冲和下冲。信号的振荡即由线上过渡的电感和电容引起的振荡，属于欠阻尼状态，而环绕振荡，属于过阻尼状态。 振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。 2.7 地电平反弹噪声和回流噪声 在电路中有较大的电流涌动时会引起地平面反弹噪声，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面(O V)上产生电压的波动和变化，这个噪声会影响其他元件的动作。 负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。 由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会生成地平面回流噪声。 同样，电源层也可能会被分割为2.5 V，3.3 V，5 V等。所以在多电压PCB设计中，对地电平面的反弹噪声和回流噪声需要特别注意。 三、 信号完整性解决方法 信号完整性问题不是由某一单一因素引起的，而是板级设计中多种因素共同引起的，主要的信号完整性问题包括反射、振铃、地弹、串扰等，下面主要介绍串扰和反射的解决方法。 3.1 串扰分析 串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。 由于串扰大小与线间距成反比，与线平行长度成正比。串扰随电路负载的变化而变化，对于相同拓扑结构和布线情况，负载越大，串扰越大。串扰与信号频率成正比，在数字电路中，信号的边沿变化对串扰的影响最大，边沿变化越快，串扰越大。 针对以上这些串扰的特性，可以归纳为以下几种减小串扰的方法： (1) 在可能的情况下降低信号沿的变换速率。通过在器件选型的时候，在满足设计规范的同时应尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。 (2) 容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大，所以减小负载可以减小耦合干扰的影响。 (3) 在布线条件许可的情况下，尽量减小相邻传输线间的平行长度或者增大可能发生容性耦合导线之间的距离，如采用3W原则(走线间距离间隔必须是单一走线宽度的3倍或两个走线间的距离间隔必须大于单一走线宽度的2倍)。更有效的做法是在导线间用地线隔离。 (4) 在相邻的信号线间插入一根地线也可以有效减小容性串扰，这根地线需要每1/4波长就接入地层。 (5) 感性耦合较难抑制，要尽量降低回路数量，减小回路面积，信号回路避免共用同一段导线。 (6)相邻两层的信号层走线应垂直，尽量避免平行走线，减少层间的串扰。 (7) 表层只有一个参考层面，表层布线的耦合比中间层要强，因此，对串扰比较敏感的信号尽量布在内层。 (8)通过端接，使传输线的远端和近端、终端阻抗与传输线匹配，可大大减少串扰和反射干扰。 3.2 反射分析 当信号在传输线上传播时，只要遇到了阻抗变化，就会发生反射，解决反射问题的主要方法是进行终端阻抗匹配。 3.2.1 典型的传输线端接策略 在高速数字系统中，传输线上阻抗不匹配会引起信号反射，减少和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为O。传输线的长度符合下列的条件应使用端接技术： L>tr/2tpd。式中，L为传输线长；tr为源端信号上升时间；tpd为传输线上每单位长度的负载传输延迟。 传输线的端接通常采用2种策略：使负载阻抗与传输线阻抗匹配，即并行端接；使源阻抗与传输线阻抗匹配，即串行端接。 (1)、并行端接 并行端接主要是在尽量靠近负载端的位置接上拉或下拉阻抗，以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可以分为如图2所示的几种类型。   (2)、串行端接 串行端接是通过在尽量靠近源端的位置串行插入一个电阻到传输线中来实现，串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗。 这种策略通过使源端反射系数为零，从而抑制从负载反射回来的信号(负载端输入高阻，不吸收能量)再从源端反射回负载端。 3.2.2 不同工艺器件的端接技术 阻抗匹配与端接技术方案随着互联长度、电路中逻辑器件系列的不同，也会有所不同。只有针对具体情况，使用正确、适当的端接方法才能有效地减少信号反射。 一般来说，对于一个CMOS工艺的驱动源，其输出阻抗值较稳定且接近传输线的阻抗值，因此对于CMOS器件使用串行端接技术就会获得较好的效果；而TTL工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗有所不同。 这时，使用并行戴维宁端接方案则是一个较好的策略；ECL器件一般都具有很低的输出阻抗，因此，在ECL电路的接收端使用一下拉端接电阻来吸收能量则是ECL电路的通用端接技术。 当然上述方法也不是绝对的，具体电路上的差别、网络拓扑结构的选取、接收端的负载数量都是可以影响端接策略的因素，因此在高速电路中实施电路的端接方案时，需要根据具体情况来选取合适的端接方案，以获得最佳的端接效果。 四、 信号完整性分析建模 合理进行电路建模仿真是最常见的信号完整性解决方法，在高速电路设计中，仿真分析越来越显示出优越性。它给设计者以准确、直观的设计结果，便于及早发现问题，及时修改，从而缩短设计时间，降低设计成本。常用的有3 种：SPICE模型，IBIS模型，Verilog-A模型。 SPICE是一种功能强大的通用模拟电路仿真器。它由两部分组成：模型方程式(Model Equation)和模型参数(Model Parameters)。 由于提供了模型方程式，因而可以把SPICE模型与仿真器的算法非常紧密地连接起来，可以获得更好的分析效率和分析结果；IBIS模型是专门用于PCB板级和系统级的数字信号完整性分析的模型。 它采用I/V和V/T表的形式来描述数字集成电路I/O单元和引脚的特性，IBIS模型的分析精度主要取决于1/V和V/T表的数据点数和数据的精确度，与SPICE模型相比，IBIS模型的计算量很小。 五、 仿真验证 采用异步收发报机实例电路来展示结果，在仿真环境下设置激励信号为50 ns，电源设置为5V，其他设置默认，对RTSB网络的U3-5脚进行仿真，仿真情况如图3所示：   a曲线是端接前的信号波形，可以看到存在严重的信号反射；曲线b，c为地端接电阻后的信号波形，端接电阻值不同；d曲线为戴维南端接后的信号波形，从图中可以看出端接电阻可以基本消除反射，缺点是端接电阻到地使地高电平电压下降，端接电阻到电源使电源低电平升高。 六、 结 语 基于微电子技术的不断发展，高速器件的使用和高速数字系统设计越来越多，系统数据速率、时钟速率和电路密集度都在不断增加，对PCB板的设计要求也越来越高，特别是信号完整性问题。 要保证PCB具有良好的信号完整性就必须综合多种影响因素，合理布局、布线，从而提高产品性能。 关于九游会J9电子 九游会J9电子是国内比较全面的开发工具提供商, 致力于将全球最先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自EDA365电子论坛

查看更多→

意法半导体（ST）支持ARM mbed操作系统，大幅加快了物联网产品的创新速度

2020-07-17

横跨多重电子应用领域、全球领先的半导体供应商意法半导体(ST Microelectronics，简称ST)宣布，旗下STM32系列ARM® Cortex®-M微控制器及市场领先的传感器、通信接口和电源管理产品支持ARM mbed?IoT产品平台及最新版ARM mbed操作系统。STM32微控制器的开放式开发环境已十分强大，现在mbed平台又为该环境带来一个标准的操作系统、云端服务及协助创新企业研发新物联网应用的开发工具。 ARM物联网事业部市场副总裁Zach Shelby表示：“ARM mbed平台为物联网企业奠定了坚实的基础，使物联网的开发及大规模部署变得比以往更容易。ARM mbed操作平台与STM32系列开发硬件相容，让开发人员能够集中精力做好产品差异化，为产品增添独一无二的卖点。通过简化产品开发过程，还能够加快开发速度，进而缩短产品上市时间。” 意法半导体是唯一有能力提供物联网应用全部关键产品技术的半导体公司，产品技术包括： · STM32系列微控制器拥有灵活广泛的运算能力，从超低功耗性能到超高运算性能一应俱全; · 提供运动、声音、近距离或环境检测等各类传感器; · 可安全连接其它智能装置，包括Bluetooth® Smart、低于1GHz的低功耗SPIRIT1及其它射频(RF)技术; · 意法半导体的各类电源管理芯片不但可最大限度延长电池续航时间，还可利用新能源再生技术; · 缩短模拟电路与数字电路之间的信号处理技术落差。 通过在其强大且易用的设计生态系统中增加mbed平台，意法半导体致力于追求更高的抽象程度、生产率以及更多的物联网合作开发协作，这有助于加强意法半导体作为物联网创新企业及制造企业开发智能装置的首选半导体合作伙伴的地位。 意法半导体微控制器产品部市场总监Daniel Colonna表示：“这是意法半导体与ARM的深入合作，为开发新智能装置及物联网应用的客户提供最完整的工具套装，使意法半导体更进一步地提升市场优势。物联网正蓬勃且快速的发展，为具有创造力的设计人员开创了最佳机会，意法半导体致力于为创新企业提供开发速度最快、价格最经济的解决方案，帮助他们将创意转化成商品化智能产品。” 九游会J9电子是国内全面的开发工具提供商, 致力于将全球先进的软件产品引荐给国内研发型企业使用，为企业提供研发、设计、管理过程中使用的各种软件工具，并致力于和客户一同提高研发、设计效率，缩短设计周期。九游会J9电子先后与arm、Altium、Ansys、QT、TestPlant、CollabNet、Parasoft以及TouchGFX等多家全球知名公司建立战略合作伙伴关系，并成为他们在中国区的重要分销合作伙伴。 九游会J9电子专注开发、设计、管理工具数十年，客户超过6000家，具有丰富的工具使用及客户支持经验积累，可以为客户提供从arm开发、EDA板级设计、软件编译及测试工具、结构设计工具、多物理场仿真工具以及嵌入式GUI工具等产品与服务。九游会J9电子在北京、上海、深圳设有分公司，业务遍布全国。 摘自 http://www.eepw.com.cn/article/283222.htm

查看更多→